Le pari HBM4 de SK hynix : les deux tiers de la mémoire Rubin de Nvidia et une pile de 48 Go

Pourquoi la mémoire, et non la logique, décide désormais la course à l’IA

Pendant l’essentiel de l’histoire du matériel IA, les projecteurs étaient braqués sur le processeur — la puce GPU qui fait les calculs. En 2026, la contrainte s’est déplacée juste à côté, vers les piles de mémoire boulonnées autour de cette puce. La mémoire à haute bande passante (HBM) est la DRAM empilée verticalement qui alimente un accélérateur IA avec les dizaines de téraoctets par seconde de données nécessaires pour occuper ses unités de calcul, et elle est devenue le composant unique qui régit le plus étroitement la vitesse du chantier IA. SK hynix se tient au cœur de cette contrainte : l’entreprise détient plus de 50 % du marché mondial de la HBM et est désormais positionnée pour fournir la majorité de la mémoire du prochain fleuron de Nvidia.

Selon les informations de TrendForce de janvier 2026, Nvidia devrait allouer environ deux tiers de sa demande HBM4 pour la plateforme Vera Rubin à SK hynix — une hausse notable par rapport aux attentes antérieures d’un peu plus de 50 %. Cette allocation compte énormément, car Vera Rubin est l’architecture 2026-2027 de Nvidia et la HBM4 en est la technologie mémoire déterminante. Celui qui fournit cette mémoire capte une part structurellement plus large du cycle matériel le plus rentable du secteur.

Le jalon des 48 Go à 16 couches

La pièce maîtresse technique de la position de SK hynix est sa pile HBM4 à 16 couches. Au CES 2026, l’entreprise a présenté un dispositif HBM4 de 48 gigaoctets à 16 couches, délivrant une bande passante dépassant 2 téraoctets par seconde par pile. Empiler la DRAM sur 16 couches est une prouesse de fabrication extraordinaire : les puces de cœur sont amincies à environ 50 microns et les écarts entre elles réduits de moitié par rapport à la génération à 12 couches, tout en préservant l’intégrité thermique et électrique de la pile.

La cadence de production est délibérée. La HBM4 à 12 couches de SK hynix est déjà en production de masse, tandis que le produit à 16 couches de 48 Go est en phase de qualification client, avec une production de masse prévue pour le troisième trimestre 2026. Ce calendrier n’est pas la montée en cadence agressive que certains attendaient. SK hynix a ralenti l’expansion de sa capacité HBM4, repoussant le volume d’un objectif initial du deuxième trimestre au troisième, car la demande pour sa HBM3E de génération actuelle reste si forte qu’elle doit maintenir ces lignes de fabrication plus longtemps que prévu. L’entreprise a établi son système de production de masse HBM4 dès septembre 2025 et a depuis expédié de grands volumes d’échantillons payants à Nvidia, qui auraient passé la validation finale sans problème.

Le tournant TSMC et le terrain concurrentiel

La HBM4 marque aussi une rupture architecturale qui lie plus étroitement les fabricants de mémoire aux fonderies. À partir de la HBM4, la « puce de base » au bas de la pile — la couche logique qui gère la mémoire — est fabriquée avec un procédé logique avancé plutôt qu’un procédé DRAM traditionnel. SK hynix produit sa puce de base HBM4 sur le nœud logique avancé de TSMC et la combine avec l’expertise d’assemblage de TSMC, approfondissant une alliance mémoire-plus-fonderie que les concurrents doivent désormais égaler.

Le terrain concurrentiel ne reste pas immobile. Samsung vise des livraisons officielles de HBM4 à Nvidia et AMD et s’attend à ce que sa part de marché mondiale de la HBM dépasse 30 % en 2026, misant sur un procédé DRAM de sixième génération et une puce logique de 4 nanomètres pour sa couche de base. Micron pousse également vers la HBM4 à 16 couches. Mais la combinaison chez SK hynix de leadership de marché, d’une pile de 48 Go validée et de l’allocation Nvidia des deux tiers rapportée lui donne la main la plus forte à l’entrée du cycle Rubin — même si la montée en cadence délibérée du troisième trimestre montre l’entreprise équilibrant la HBM4 face à un carnet HBM3E encore brûlant.

Ce que cela signifie pour les acheteurs et bâtisseurs d’IA

Même les organisations qui ne touchent jamais un contrat de mémoire subissent les effets en aval de qui contrôle l’approvisionnement en HBM4. La concentration façonne la disponibilité, le prix et le calendrier de feuille de route de chaque accélérateur IA sur le marché.

1. Suivez l’approvisionnement en HBM comme indicateur avancé de la disponibilité des GPU

La pile de mémoire, et non la puce logique, est désormais le maillon le plus tendu de l’approvisionnement en accélérateurs. Pour évaluer la disponibilité et le prix des GPU en 2027, surveillez le statut de production de la HBM4 — une montée en cadence mémoire retardée se répercute directement en accélérateurs retardés ou rationnés.

2. Intégrez la capacité mémoire dans la planification des modèles et charges de travail

Le passage à 48 Go par pile élargit la mémoire sur boîtier disponible pour les grands modèles et l’inférence à long contexte. Dimensionnez votre architecture de service de modèles autour des niveaux de mémoire qui seront réellement livrés, plutôt que de supposer que les plafonds de capacité de la génération précédente tiendront.

3. Modélisez la concentration des fournisseurs comme un risque stratégique

Avec SK hynix fournissant la majorité de la HBM4 de Nvidia et la puce de base routée via TSMC, une seule perturbation dans une chaîne d’approvisionnement se propage sur tout le marché des accélérateurs. Intégrez cette concentration aux modèles de risque d’approvisionnement plutôt que de traiter la mémoire comme une marchandise interchangeable.

4. Attendez-vous à ce que la mémoire capte une part croissante du coût des accélérateurs

À mesure que les piles HBM grandissent et qu’une plus grande part de la nomenclature de l’accélérateur bascule vers la mémoire, les coûts par GPU sont de plus en plus fixés par les fabricants de DRAM, et non seulement par le fournisseur de logique. Budgétez l’infrastructure IA avec le prix de la mémoire comme un poste explicite et volatil.

Où cela s’inscrit dans le paysage des semi-conducteurs de 2026

L’histoire de la HBM4 illustre parfaitement comment la chaîne de valeur du matériel IA s’est réorganisée. Il y a dix ans, la DRAM était une marchandise à faible marge et le fournisseur de GPU captait la valeur ; en 2026, le fabricant de mémoire est un gardien stratégique dont les décisions d’allocation aident à déterminer quels systèmes IA sont construits et quand. La part rapportée des deux tiers de la HBM4 de Nvidia chez SK hynix n’est pas seulement un contrat d’approvisionnement — c’est une créance sur le cycle matériel le plus lucratif de la décennie, adossée à une avance de fabrication que Samsung et Micron s’efforcent de combler. La montée en cadence délibérée du troisième trimestre 2026, portée par une demande HBM3E incessante, est elle-même un signal : le marché de la mémoire IA est si contraint en offre que le leader peut se permettre de rythmer son déploiement de nouvelle génération plutôt que de le précipiter. Pour quiconque planifie une infrastructure IA, la leçon est que la pile de mémoire est discrètement devenue aussi stratégiquement importante que le processeur qu’elle entoure — et les entreprises qui la contrôlent comptent désormais parmi les acteurs les plus puissants de toute l’économie de l’IA.

Questions Fréquemment Posées

Sources et lectures complémentaires

• SK hynix Reportedly to Supply About Two-Thirds of NVIDIA HBM4 — TrendForce
• SK hynix Debuts 16-Layer 48GB HBM4 at CES 2026 — TrendForce
• SK hynix Slows Down HBM4 Ramp, Prepares 300+ Layer NAND Flash — TechPowerUp
• SK hynix Deepens HBM4 Collaboration with TSMC, Plans Mass Production in 2026 — MemoryMarket