L’Instinct MI455X d’AMD : un challenger doté de 432 Go de HBM4 visant directement le Rubin de Nvidia

Les spécifications : 320 milliards de transistors et un bond générationnel de mémoire

AMD a dévoilé l’Instinct MI455X lors de son événement Advancing AI 2026 le 23 juillet 2026, et l’analyse technique détaillée de ServeTheHome situe le nombre de transistors de la puce à 320 milliards — une hausse de 72 % par rapport à la génération précédente — fabriquée sur le procédé N2 (2nm) de TSMC. Le chiffre phare concerne la mémoire : 12 piles de HBM4 à 36 Go par pile délivrent une capacité mémoire totale de 432 Go, soutenue par une bande passante mémoire de 23,3 To/seconde — 2,9 fois celle du MI355X qu’elle remplace.

Côté puissance de calcul brute, ServeTheHome rapporte une performance de pointe en FP4 d’environ 40 PFLOPS, la performance en FP8 se situant approximativement à la moitié de ce chiffre. La performance tensorielle s’améliore spécifiquement jusqu’à 4 fois par rapport au MI355X sur les charges de travail de pointe en MXFP8 et MXFP4 — un chiffre corroboré par la couverture du lancement par Phoronix, qui note également que la puce embarque 50 % de capacité HBM supplémentaire par rapport à son prédécesseur. Les opérations vectorielles en FP32/FP16 doublent approximativement par rapport à la génération précédente, selon l’analyse de ServeTheHome, tandis que la bande passante d’interconnexion puce à puce via l’Ultra Accelerator Link d’AMD atteint 3,6 To/seconde — plus de 4 fois la bande passante d’interconnexion agrégée de la génération MI355X.

Cette combinaison — une bande passante mémoire quasiment triplée, un débit tensoriel quadruplé sur les charges de travail IA clés, et 50 % de mémoire embarquée supplémentaire — cible le goulot d’étranglement précis qui contraint aujourd’hui l’inférence et l’entraînement des grands modèles de langage : déplacer d’énormes ensembles de paramètres et de données d’activation entre la mémoire et le calcul assez rapidement pour maintenir les unités de calcul alimentées. Le pari architectural d’AMD avec CDNA 5 est que la bande passante mémoire, et non les FLOPS bruts, constitue de plus en plus le facteur limitant pour les charges de travail d’IA de pointe.

Helios : le système à l’échelle du rack construit autour du MI455X

Le MI455X n’est pas livré comme une puce autonome pour la plupart des clients — elle est livrée au sein de Helios, le système d’IA à l’échelle du rack d’AMD qui associe les nouveaux GPU aux processeurs EPYC Venice d’AMD et au réseau Pensando. Phoronix rapporte que Helios est désormais en pleine production, chaque rack délivrant 4 600 cœurs CPU et 18 000 unités de calcul GPU. Ces chiffres se traduisent par une conception en pod à mémoire partagée conçue pour s’étendre jusqu’à 72 GPU travaillant ensemble sur une même charge de travail, selon l’analyse architecturale de ServeTheHome.

La consommation électrique est substantielle : ServeTheHome estime que chaque GPU MI455X consomme plus de 2 kW, la puissance totale d’un rack Helios grimpant au-delà de 245 kW — un chiffre qui souligne à quel point le déploiement de l’infrastructure IA a fait basculer le débat sur les data centers, de la seule densité de calcul vers la capacité d’alimentation électrique et de refroidissement comme principale contrainte de déploiement. Un rack consommant un quart de mégawatt n’est pas quelque chose que la plupart des installations de data center existantes peuvent simplement intégrer dans un emplacement de rack disponible ; cela nécessite une infrastructure d’alimentation et de refroidissement liquide conçue sur mesure, dès la conception.

Phoronix rapporte un témoignage direct de la démonstration d’AMD à San Francisco décrivant Helios comme « impressionnant » en personne, et indique que les livraisons ont lieu plus tard dans le trimestre en cours, s’accélérant au quatrième trimestre 2026 et se poursuivant durant la première moitié de l’année suivante — un déploiement échelonné typique des systèmes d’IA à l’échelle du rack, où l’approvisionnement en composants, l’infrastructure de refroidissement et la préparation des data centers clients doivent tous s’aligner avant un déploiement à grande échelle.

Le positionnement des dirigeants d’AMD : trois marchés d’infrastructure IA distincts

Le vice-président senior IA d’AMD, Vamsi Boppana, a positionné le lancement du MI455X dans le cadre d’une stratégie de portefeuille plus large, déclarant : « La prochaine génération d’IA couvrira l’IA de pointe, l’IA souveraine et le calcul scientifique, et chacune nécessite une infrastructure optimisée pour ses exigences propres. » Ce positionnement explique pourquoi AMD a lancé le MI455X aux côtés d’une seconde puce, l’Instinct MI430X, dont l’annonce propre d’AMD précise qu’elle délivre jusqu’à 288 TFLOPS de performance FP64 matérielle pour le calcul scientifique et les charges de travail d’IA souveraine — un profil de performance différent de l’orientation FP4/FP8 optimisée pour l’entraînement IA du MI455X.

Les fonctionnalités de sécurité ont également occupé une place importante dans l’annonce propre d’AMD, qui a mis en avant le démarrage sécurisé, les liaisons GPU-à-GPU chiffrées et des protections matérielles supplémentaires intégrées à la série MI400 — un détail pertinent pour les déploiements d’IA souveraine, où les clients gouvernementaux et de défense exigent généralement des garanties de sécurité matérielle vérifiables allant au-delà de ce qu’exigent les déploiements d’IA cloud commerciaux.

Ce que cela signifie pour les entreprises planifiant leur infrastructure IA

1. Intégrer l’infrastructure d’alimentation et de refroidissement dans la planification du déploiement du MI455X avant la capacité de calcul

Avec des GPU individuels consommant plus de 2 kW et des racks Helios complets approchant les 245 kW, les entreprises évaluant des déploiements MI455X doivent valider la capacité d’alimentation électrique et de refroidissement liquide de leurs installations comme première contrainte de planification, avant le budget de calcul. De nombreuses installations de colocation existantes nécessiteront des zones dédiées à haute densité ou de nouvelles capacités construites pour accueillir des racks Helios à grande échelle.

2. Considérer la fenêtre de livraison échelonnée de fin 2026 d’AMD comme un horizon de planification, pas une option d’achat immédiate

Puisque Phoronix rapporte des livraisons s’accélérant au quatrième trimestre 2026 et se poursuivant durant l’année suivante, les entreprises devraient considérer le MI455X et Helios comme un horizon de planification pour un déploiement en production à la mi/fin 2026, en utilisant les mois intermédiaires pour finaliser la préparation des data centers, la validation de la pile logicielle sur la plateforme ROCm d’AMD, et les contrats d’approvisionnement, plutôt que d’attendre une livraison à court terme.

3. Évaluer le MI430X séparément pour les cas d’usage de calcul scientifique et d’IA souveraine

Comme AMD a explicitement scindé sa gamme de la série MI400 entre le MI455X optimisé pour l’entraînement IA et le MI430X axé FP64 pour les charges de travail scientifiques et souveraines, les organisations ayant des exigences en calcul haute performance ou en sécurité gouvernementale devraient évaluer le profil de performance FP64 spécifique du MI430X plutôt que de se référer par défaut à la fiche technique du MI455X, optimisée pour un profil de calcul entièrement différent.

Le véritable enjeu : la bande passante mémoire, nouveau champ de bataille

Le lancement du MI455X par AMD reflète l’orientation réelle qu’a prise la compétition sur les puces IA : non plus vers des chiffres de FLOPS de pointe toujours plus élevés seuls, mais vers la capacité et la bande passante mémoire, car les grands modèles de langage modernes sont fréquemment limités par la vitesse à laquelle les données de paramètres et d’activation peuvent circuler entre la mémoire et le calcul, plutôt que par le débit arithmétique brut. En associant une augmentation de bande passante de 2,9 fois à 50 % de capacité HBM4 supplémentaire, AMD parie que cette dimension spécifique — et non les FLOPS de pointe sur une fiche technique — sera ce qui différenciera la performance réelle d’entraînement et d’inférence IA face à l’architecture Rubin à venir de Nvidia. La réussite de ce pari dépendra de la façon dont les spécifications mémoire propres de Rubin se compareront lorsque la puce de Nvidia sera livrée, et de la rapidité avec laquelle l’écosystème logiciel ROCm d’AMD pourra combler l’écart de maturité qui a historiquement fait de la plateforme logicielle propriétaire de Nvidia le choix par défaut des acheteurs d’infrastructure IA, indépendamment des spécifications matérielles sous-jacentes.

Les fonctionnalités de sécurité intégrées par AMD dans la série MI400 méritent également une attention au-delà des seuls chiffres de performance brute, car elles signalent l’ambition d’AMD de se disputer une catégorie de dépenses d’infrastructure IA que les spécifications de performance pure ne capturent pas : les marchés publics gouvernementaux et de défense, où les chaînes de démarrage sécurisé et les interconnexions GPU-à-GPU chiffrées constituent souvent des exigences contractuelles plutôt que de simples options. Nvidia a historiquement dominé même les déploiements d’IA gouvernementaux sensibles à la sécurité, simplement parce que son écosystème logiciel est plus mature, mais une puce offrant une bande passante mémoire comparable ou supérieure, des garanties de sécurité matérielle et une base croissante de développeurs ROCm change le calcul des responsables des achats qui se tournaient auparavant vers Nvidia par habitude plutôt que par une exigence technique documentée que seul le matériel de Nvidia pouvait satisfaire.

Questions Fréquemment Posées

Sources et lectures complémentaires

• AMD Instinct MI455X Deep Dive: CDNA 5 Marks the Next Era of Instinct — ServeTheHome
• AMD Launches Instinct MI455X, Helios AI Rack — Phoronix
• AAI 2026: AMD Launches AMD Instinct MI400 Series GPUs for Frontier AI, HPC — AMD Newsroom